設計スキルの共有によるPCB
ビアは多層PCBの重要なコンポーネントの1つであり、穴あけのコストは通常、PCB製造のコストの30〜40%を占めます。簡単に言えば、PCB上のすべての穴はビアと呼ぶことができます。機能の観点から、ビアは2つのカテゴリに分類できます。もう1つは、デバイスの固定または位置決めに使用されます。プロセスに関しては、ビアは一般に、ブラインドビア、埋め込みビア、スルービアの3つのカテゴリに分類されます。
ブラインドビアは、プリント回路基板の上面と下面にあり、ある程度の深さがあります。これらは、サーフェスラインと基礎となるインナーラインを接続するために使用されます。穴の深さは通常、特定の比率(開口部)を超えません。埋め込み穴とは、プリント回路基板の内層にある接続穴を指し、回路基板の表面まではびこしていません。上述の2種類の穴は、回路基板の内層に位置し、ラミネート前のスルーホール形成工程により完成し、ビアの形成中にいくつかの内層が重なっていてもよい。3つ目のタイプはスルーホールと呼ばれ、回路基板全体に貫通し、内部相互接続や部品実装の位置決め穴として使用できます。スルーホールはプロセスで実現しやすく、コストも低いため、他の2種類のスルーホールの代わりにほとんどのプリント回路基板で使用されています。以下に記載のビアホールは、特に指定のない限り、ビアホールとみなします。
1.設計の観点から、ビアは主に2つの部分で構成されており、1つは中央のドリル穴であり、もう1つはドリル穴の周りのパッド領域です。これら 2 つのパーツのサイズによって、ビアのサイズが決まります。明らかに、高速、高密度のPCB設計では、設計者は常にビアホールが小さいほど良いことを望んでいます。これにより、ボード上により多くの配線スペースを残すことができます。また、ビアホールが小さいほど、それ自体が寄生容量になります。小さいほど、高速回路に適しています。しかし、穴のサイズが小さくなるとコストもかさむので、ビアのサイズをいつまでも小さくできるわけではありません。穴が小さいほど、穴あけが多くなります穴が長くなるほど、中心位置から逸脱しやすくなります。また、穴の深さがドリル穴の直径の6倍を超える場合、穴の壁に銅を均一にメッキできることを保証することはできません。たとえば、通常の6層PCBボードの厚さ(スルーホールの深さ)は約50Milであるため、PCBメーカーが提供できる最小穴あけ直径は8Milにしか達しません。
次に、ビアホール自体の寄生容量は、地面に対する寄生容量を持っています。ビアのグランド層の絶縁穴の直径がD2、ビアパッドの直径がD1、PCBボードの厚さがTであることがわかっている場合、ボード基板の誘電率はε、ビアの寄生容量は約C=1.41εTD1 /(D2-D1)ビアの寄生容量が回路に及ぼす主な影響は、信号の立ち上がり時間と回路の速度を下げます。たとえば、厚さが50MilのPCBの場合、内径が10Mil、パッド径が20Milのビアが使用され、パッドと接地銅領域の間の距離が32Milの場合、上記の式を使用してビアを近似できます寄生容量は大まかです:C = 1.41x4.4x0.050x0.020 /(0.032-0.020)= 0.517pF、 この容量の部分による立ち上がり時間の変化は、T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28psです。これらの値から見ることができますか?1つのビアの寄生容量によって引き起こされる立ち上がり遅延の影響は明らかではありませんが、ビアがトレースで複数回使用されて層を切り替える場合でも、設計者は慎重に検討する必要があります。
3. ビアの寄生インダクタンス 同様に、ビアには寄生容量とともに寄生インダクタンスがあります。高速デジタル回路の設計では、ビアの寄生インダクタンスによって引き起こされる損傷は、多くの場合、寄生容量の影響よりも大きくなります。その寄生直列インダクタンスは、バイパスコンデンサの寄与を弱め、電力システム全体のフィルタリング効果を弱めます。ビアのおおよその寄生インダクタンスは、次の式で簡単に計算できます:L = 5.08h [ln(4h / d)+ 1]ここで、Lはビアのインダクタンスを指し、hはビアの長さ、dは中心穴の直径です。この式から、ビアの直径がインダクタンスに与える影響が小さく、ビアの長さがインダクタンスに最も大きな影響を与えることがわかります。上記の例を使用しても、ビアのインダクタンスは L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH と計算できます。信号の立ち上がり時間が1nsの場合、その等価インピーダンスはXL=πL/T10-90=3.19Ωとなります。このようなインピーダンスは、高周波電流が流れるときには無視できなくなりました。特に注意を払う必要があるのは、電源層とグランド層を接続するときにバイパスコンデンサが2つのビアを通過する必要があるため、ビアの寄生インダクタンスが2倍になるためです。
4.高速PCBのビア設計。ビアの寄生特性に関する上記の分析を通じて、高速PCB設計では、一見単純なビアが回路設計に大きなマイナスをもたらすことが多いことがわかります。影響。ビアの寄生効果による悪影響を減らすために、デザインで次のことを可能な限り行うことができます。
1. コストと信号品質の2つの側面から、妥当なサイズのビアを選択します。たとえば、6-10層のメモリモジュールPCB設計では、10 / 20Mil(ドリル/パッド)ビアを使用することをお勧めします。一部の高密度小型ボードには、8 / 18Milを使用することもできます。穴。現在の技術的条件下では、より小さなビアを使用することは困難です。電源またはグランドビアの場合は、インピーダンスを減らすためにより大きなサイズを使用することを検討できます。
2.上述の2つの式は、より薄いPCBの使用がビアの2つの寄生パラメータを減らすのに有益であると結論付けることができます。
3. PCBボード上の信号トレースの層を変更しないように、つまり不要なビアを使用しないようにします。
4.電源ピンとアースピンは近くにドリルで穴を開け、ビアとピンの間のリード線はインダクタンスが増加するため、できるだけ短くする必要があります。同時に、インピーダンスを減らすために、電源リード線とアース線をできるだけ太くする必要があります。
5. 接地されたビアを信号層のビアの近くに配置して、信号に最も近いループを提供します。PCBボード上に多数の冗長グランドビアを配置することも可能です。もちろん、デザインは柔軟である必要があります。前述のビアモデルは、各レイヤーにパッドがある場合です。場合によっては、一部のレイヤーのパッドを減らしたり、削除したりすることもできます。特にビアの密度が非常に高い場合、銅層のループを分離するブレークグルーブが形成される可能性があります。この問題を解決するために、ビアの位置を移動するだけでなく、ビアを銅層に配置することも検討できます。パッドサイズが小さくなります。
ブラインドビアは、プリント回路基板の上面と下面にあり、ある程度の深さがあります。これらは、サーフェスラインと基礎となるインナーラインを接続するために使用されます。穴の深さは通常、特定の比率(開口部)を超えません。埋め込み穴とは、プリント回路基板の内層にある接続穴を指し、回路基板の表面まではびこしていません。上述の2種類の穴は、回路基板の内層に位置し、ラミネート前のスルーホール形成工程により完成し、ビアの形成中にいくつかの内層が重なっていてもよい。3つ目のタイプはスルーホールと呼ばれ、回路基板全体に貫通し、内部相互接続や部品実装の位置決め穴として使用できます。スルーホールはプロセスで実現しやすく、コストも低いため、他の2種類のスルーホールの代わりにほとんどのプリント回路基板で使用されています。以下に記載のビアホールは、特に指定のない限り、ビアホールとみなします。
1.設計の観点から、ビアは主に2つの部分で構成されており、1つは中央のドリル穴であり、もう1つはドリル穴の周りのパッド領域です。これら 2 つのパーツのサイズによって、ビアのサイズが決まります。明らかに、高速、高密度のPCB設計では、設計者は常にビアホールが小さいほど良いことを望んでいます。これにより、ボード上により多くの配線スペースを残すことができます。また、ビアホールが小さいほど、それ自体が寄生容量になります。小さいほど、高速回路に適しています。しかし、穴のサイズが小さくなるとコストもかさむので、ビアのサイズをいつまでも小さくできるわけではありません。穴が小さいほど、穴あけが多くなります穴が長くなるほど、中心位置から逸脱しやすくなります。また、穴の深さがドリル穴の直径の6倍を超える場合、穴の壁に銅を均一にメッキできることを保証することはできません。たとえば、通常の6層PCBボードの厚さ(スルーホールの深さ)は約50Milであるため、PCBメーカーが提供できる最小穴あけ直径は8Milにしか達しません。
次に、ビアホール自体の寄生容量は、地面に対する寄生容量を持っています。ビアのグランド層の絶縁穴の直径がD2、ビアパッドの直径がD1、PCBボードの厚さがTであることがわかっている場合、ボード基板の誘電率はε、ビアの寄生容量は約C=1.41εTD1 /(D2-D1)ビアの寄生容量が回路に及ぼす主な影響は、信号の立ち上がり時間と回路の速度を下げます。たとえば、厚さが50MilのPCBの場合、内径が10Mil、パッド径が20Milのビアが使用され、パッドと接地銅領域の間の距離が32Milの場合、上記の式を使用してビアを近似できます寄生容量は大まかです:C = 1.41x4.4x0.050x0.020 /(0.032-0.020)= 0.517pF、 この容量の部分による立ち上がり時間の変化は、T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28psです。これらの値から見ることができますか?1つのビアの寄生容量によって引き起こされる立ち上がり遅延の影響は明らかではありませんが、ビアがトレースで複数回使用されて層を切り替える場合でも、設計者は慎重に検討する必要があります。
3. ビアの寄生インダクタンス 同様に、ビアには寄生容量とともに寄生インダクタンスがあります。高速デジタル回路の設計では、ビアの寄生インダクタンスによって引き起こされる損傷は、多くの場合、寄生容量の影響よりも大きくなります。その寄生直列インダクタンスは、バイパスコンデンサの寄与を弱め、電力システム全体のフィルタリング効果を弱めます。ビアのおおよその寄生インダクタンスは、次の式で簡単に計算できます:L = 5.08h [ln(4h / d)+ 1]ここで、Lはビアのインダクタンスを指し、hはビアの長さ、dは中心穴の直径です。この式から、ビアの直径がインダクタンスに与える影響が小さく、ビアの長さがインダクタンスに最も大きな影響を与えることがわかります。上記の例を使用しても、ビアのインダクタンスは L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH と計算できます。信号の立ち上がり時間が1nsの場合、その等価インピーダンスはXL=πL/T10-90=3.19Ωとなります。このようなインピーダンスは、高周波電流が流れるときには無視できなくなりました。特に注意を払う必要があるのは、電源層とグランド層を接続するときにバイパスコンデンサが2つのビアを通過する必要があるため、ビアの寄生インダクタンスが2倍になるためです。
4.高速PCBのビア設計。ビアの寄生特性に関する上記の分析を通じて、高速PCB設計では、一見単純なビアが回路設計に大きなマイナスをもたらすことが多いことがわかります。影響。ビアの寄生効果による悪影響を減らすために、デザインで次のことを可能な限り行うことができます。
1. コストと信号品質の2つの側面から、妥当なサイズのビアを選択します。たとえば、6-10層のメモリモジュールPCB設計では、10 / 20Mil(ドリル/パッド)ビアを使用することをお勧めします。一部の高密度小型ボードには、8 / 18Milを使用することもできます。穴。現在の技術的条件下では、より小さなビアを使用することは困難です。電源またはグランドビアの場合は、インピーダンスを減らすためにより大きなサイズを使用することを検討できます。
2.上述の2つの式は、より薄いPCBの使用がビアの2つの寄生パラメータを減らすのに有益であると結論付けることができます。
3. PCBボード上の信号トレースの層を変更しないように、つまり不要なビアを使用しないようにします。
4.電源ピンとアースピンは近くにドリルで穴を開け、ビアとピンの間のリード線はインダクタンスが増加するため、できるだけ短くする必要があります。同時に、インピーダンスを減らすために、電源リード線とアース線をできるだけ太くする必要があります。
5. 接地されたビアを信号層のビアの近くに配置して、信号に最も近いループを提供します。PCBボード上に多数の冗長グランドビアを配置することも可能です。もちろん、デザインは柔軟である必要があります。前述のビアモデルは、各レイヤーにパッドがある場合です。場合によっては、一部のレイヤーのパッドを減らしたり、削除したりすることもできます。特にビアの密度が非常に高い場合、銅層のループを分離するブレークグルーブが形成される可能性があります。この問題を解決するために、ビアの位置を移動するだけでなく、ビアを銅層に配置することも検討できます。パッドサイズが小さくなります。