設計スキルの共有によるPCB
ビアは多層PCBの重要なコンポーネントの1つです, 穴あけのコストは通常、PCB製造のコストの30%から40%を占めます.簡単に言えば、PCB上のすべての穴はビアと呼ぶことができます。機能の観点から, ビアは2つのカテゴリに分類できます: 1つは層間の電気接続に使用されます;もう一方は、デバイスの固定または位置決めに使用されます。プロセスに関しては、ビアは一般的に3つのカテゴリに分類されます, すなわち、ブラインドビア, 埋設ビアとスルービア.
ブラインドビアは、プリント回路基板の上面と下面にあり、一定の深さがあります。これらは、サーフェスラインとその下にある内側ラインを接続するために使用されます。穴の深さは通常、特定の比率(開口部)を超えません。埋め込み穴とは、プリント回路基板の内層にある接続穴を指し、回路基板の表面には伸びていません。上記の2種類の穴は、回路基板の内層に位置し、積層前のスルーホール形成プロセスによって完成され、ビアの形成中にいくつかの内層が重なり合っていてもよい。3番目のタイプはスルーホールと呼ばれ、回路基板全体を貫通し、内部相互接続またはコンポーネント取り付け位置決め穴として使用できます。スルーホールはプロセスで実現しやすく、コストが低いため、他の2種類のスルーホールの代わりにほとんどのプリント回路基板で使用されています。なお、下記のビアホールは、特に断らない限り、ビアホールとみなす。
1.設計の観点から、ビアは主に2つの部分で構成されており、1つは中央のドリル穴、もう1つはドリル穴の周りのパッド領域です。これら2つの部分のサイズによって、ビアのサイズが決まります。明らかに、高速、高密度PCB設計では、設計者は常に、ビアホールが小さいほど良いことを望んでいます, ボード上により多くの配線スペースを残すことができるように.また、ビアホールが小さいほど、それ自体の寄生容量が得られる。小さいほど、高速回路に適しています。ただし、穴のサイズを小さくするとコストも増加し、ビアのサイズをいつまでも小さくすることはできません。穴あけやメッキなどのプロセス技術によって制限されます:穴が小さければ小さいほど、穴が長くなるほど、中心位置から外れやすくなります。また、穴の深さがドリル穴の直径の6倍を超えると、穴壁を銅で均一にめっきできる保証ができません。たとえば、通常の6層PCBボードの厚さ(スルーホールの深さ)は約50ミルであるため、PCBメーカーが提供できる最小穴あけ直径は8ミルにしか達できません。
第2に、ビアホール自体の寄生容量は、グランドに対する寄生容量を有する。ビアの接地層の絶縁穴の直径がD2、ビアパッドの直径がD1、PCBボードの厚さがTであることがわかっている場合、ボード基板の誘電率はεであり、ビアの寄生容量は約C = 1.41εTD1 /(D2-D1)です。 回路に対するビアの寄生容量の主な効果は、信号の立ち上がり時間と回路の速度を低下させます。たとえば、厚さ50MilのPCBの場合、内径が10Mil、パッドの直径が20Milのビアが使用され、パッドと接地銅領域の間の距離が32Milの場合、上記の式を使用してビアを近似できます寄生容量は大まかにC = 1.41x4.4x0.050x0.020 /(0.032-0.020)= 0.517pFです。 容量のこの部分によって生じる立ち上がり時間の変化は、T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28psです。これらの値からわかりますか?単一のビアの寄生容量によって引き起こされる立ち上がり遅延の影響は明らかではありませんが、ビアがトレースで複数回使用して層を切り替える場合でも、設計者は慎重に検討する必要があります。
3. ビアの寄生インダクタンス 同様に、ビアには寄生容量とともに寄生インダクタンスがあります。高速デジタル回路の設計では、ビアの寄生インダクタンスによって引き起こされる損傷は、寄生容量の影響よりも大きいことがよくあります。その寄生直列インダクタンスは、バイパスコンデンサの寄与を弱め、電源システム全体のフィルタリング効果を弱めます。ビアのおおよその寄生インダクタンスは、次の式で簡単に計算できます:L = 5.08h [ln(4h / d)+ 1]ここで、Lはビアのインダクタンス、hはビアの長さ、dは中心穴の直径です。式から、ビアの直径はインダクタンスに小さく、ビアの長さはインダクタンスに最も大きな影響を与えることがわかります。上記の例を使用すると、ビアのインダクタンスはL = 5.08x0.050[ln(4x0.050 / 0.010)+ 1]= 1.015nHとして計算できます。信号の立ち上がり時間が1nsの場合、その等価インピーダンスはXL=πL/T10-90=3.19Ωとなります。このようなインピーダンスは、高周波電流が流れると無視できなくなります。電源層とグランド層を接続するときにバイパスコンデンサが2つのビアを通過する必要があるため、ビアの寄生インダクタンスが2倍になるという事実に特別な注意を払う必要があります。
4.高速PCBの設計を介して。ビアの寄生特性の上記の分析を通じて、高速PCB設計では、一見単純なビアが回路設計に大きなマイナスをもたらすことが多いことがわかります。影響。ビアの寄生効果によって引き起こされる悪影響を減らすために、設計で次のことを可能な限り行うことができます。
1.コストと信号品質の2つの側面から、妥当なサイズのビアを選択します。たとえば、6〜10層のメモリモジュールPCB設計の場合、10 / 20ミル(ドリル/パッド)ビアを使用することをお勧めします。一部の高密度小型ボードでは、8 / 18Milを使用することもできます。穴。現在の技術的条件では、より小さなビアを使用することは困難です。電源ビアまたはグランドビアの場合は、インピーダンスを下げるためにより大きなサイズを使用することを検討できます。
2.上記の2つの式は、より薄いPCBの使用がビアの2つの寄生パラメータを減らすのに有益であると結論付けることができます。
3. PCBボード上の信号トレースの層を変更しないでください, つまり, 不要なビアを使用しないようにしてください.
4.電源ピンとグランドピンは近くにドリルで開け、ビアとピンの間のリード線はインダクタンスを増加させるため、できるだけ短くする必要があります。同時に、インピーダンスを下げるために、電源リード線とグランドリード線をできるだけ太くする必要があります。
5.信号層のビアの近くに接地されたビアをいくつか配置して、信号に最も近いループを提供します。PCBボード上に多数の冗長グランドビアを配置することも可能です。もちろん、設計は柔軟である必要があります。前述のビアモデルは、各レイヤーにパッドがある場合です。場合によっては、一部のレイヤーのパッドを減らしたり、削除したりすることもできます。特にビアの密度が非常に高い場合, 銅層のループを分離する破断溝の形成につながる可能性があります.この問題を解決するために、ビアの位置を移動することに加えて、銅層上にビアを配置することも検討できます。パッドサイズが小さくなります。
ブラインドビアは、プリント回路基板の上面と下面にあり、一定の深さがあります。これらは、サーフェスラインとその下にある内側ラインを接続するために使用されます。穴の深さは通常、特定の比率(開口部)を超えません。埋め込み穴とは、プリント回路基板の内層にある接続穴を指し、回路基板の表面には伸びていません。上記の2種類の穴は、回路基板の内層に位置し、積層前のスルーホール形成プロセスによって完成され、ビアの形成中にいくつかの内層が重なり合っていてもよい。3番目のタイプはスルーホールと呼ばれ、回路基板全体を貫通し、内部相互接続またはコンポーネント取り付け位置決め穴として使用できます。スルーホールはプロセスで実現しやすく、コストが低いため、他の2種類のスルーホールの代わりにほとんどのプリント回路基板で使用されています。なお、下記のビアホールは、特に断らない限り、ビアホールとみなす。
1.設計の観点から、ビアは主に2つの部分で構成されており、1つは中央のドリル穴、もう1つはドリル穴の周りのパッド領域です。これら2つの部分のサイズによって、ビアのサイズが決まります。明らかに、高速、高密度PCB設計では、設計者は常に、ビアホールが小さいほど良いことを望んでいます, ボード上により多くの配線スペースを残すことができるように.また、ビアホールが小さいほど、それ自体の寄生容量が得られる。小さいほど、高速回路に適しています。ただし、穴のサイズを小さくするとコストも増加し、ビアのサイズをいつまでも小さくすることはできません。穴あけやメッキなどのプロセス技術によって制限されます:穴が小さければ小さいほど、穴が長くなるほど、中心位置から外れやすくなります。また、穴の深さがドリル穴の直径の6倍を超えると、穴壁を銅で均一にめっきできる保証ができません。たとえば、通常の6層PCBボードの厚さ(スルーホールの深さ)は約50ミルであるため、PCBメーカーが提供できる最小穴あけ直径は8ミルにしか達できません。
第2に、ビアホール自体の寄生容量は、グランドに対する寄生容量を有する。ビアの接地層の絶縁穴の直径がD2、ビアパッドの直径がD1、PCBボードの厚さがTであることがわかっている場合、ボード基板の誘電率はεであり、ビアの寄生容量は約C = 1.41εTD1 /(D2-D1)です。 回路に対するビアの寄生容量の主な効果は、信号の立ち上がり時間と回路の速度を低下させます。たとえば、厚さ50MilのPCBの場合、内径が10Mil、パッドの直径が20Milのビアが使用され、パッドと接地銅領域の間の距離が32Milの場合、上記の式を使用してビアを近似できます寄生容量は大まかにC = 1.41x4.4x0.050x0.020 /(0.032-0.020)= 0.517pFです。 容量のこの部分によって生じる立ち上がり時間の変化は、T10-90=2.2C(Z0/2)=2.2 x0.517x(55/2)=31.28psです。これらの値からわかりますか?単一のビアの寄生容量によって引き起こされる立ち上がり遅延の影響は明らかではありませんが、ビアがトレースで複数回使用して層を切り替える場合でも、設計者は慎重に検討する必要があります。
3. ビアの寄生インダクタンス 同様に、ビアには寄生容量とともに寄生インダクタンスがあります。高速デジタル回路の設計では、ビアの寄生インダクタンスによって引き起こされる損傷は、寄生容量の影響よりも大きいことがよくあります。その寄生直列インダクタンスは、バイパスコンデンサの寄与を弱め、電源システム全体のフィルタリング効果を弱めます。ビアのおおよその寄生インダクタンスは、次の式で簡単に計算できます:L = 5.08h [ln(4h / d)+ 1]ここで、Lはビアのインダクタンス、hはビアの長さ、dは中心穴の直径です。式から、ビアの直径はインダクタンスに小さく、ビアの長さはインダクタンスに最も大きな影響を与えることがわかります。上記の例を使用すると、ビアのインダクタンスはL = 5.08x0.050[ln(4x0.050 / 0.010)+ 1]= 1.015nHとして計算できます。信号の立ち上がり時間が1nsの場合、その等価インピーダンスはXL=πL/T10-90=3.19Ωとなります。このようなインピーダンスは、高周波電流が流れると無視できなくなります。電源層とグランド層を接続するときにバイパスコンデンサが2つのビアを通過する必要があるため、ビアの寄生インダクタンスが2倍になるという事実に特別な注意を払う必要があります。
4.高速PCBの設計を介して。ビアの寄生特性の上記の分析を通じて、高速PCB設計では、一見単純なビアが回路設計に大きなマイナスをもたらすことが多いことがわかります。影響。ビアの寄生効果によって引き起こされる悪影響を減らすために、設計で次のことを可能な限り行うことができます。
1.コストと信号品質の2つの側面から、妥当なサイズのビアを選択します。たとえば、6〜10層のメモリモジュールPCB設計の場合、10 / 20ミル(ドリル/パッド)ビアを使用することをお勧めします。一部の高密度小型ボードでは、8 / 18Milを使用することもできます。穴。現在の技術的条件では、より小さなビアを使用することは困難です。電源ビアまたはグランドビアの場合は、インピーダンスを下げるためにより大きなサイズを使用することを検討できます。
2.上記の2つの式は、より薄いPCBの使用がビアの2つの寄生パラメータを減らすのに有益であると結論付けることができます。
3. PCBボード上の信号トレースの層を変更しないでください, つまり, 不要なビアを使用しないようにしてください.
4.電源ピンとグランドピンは近くにドリルで開け、ビアとピンの間のリード線はインダクタンスを増加させるため、できるだけ短くする必要があります。同時に、インピーダンスを下げるために、電源リード線とグランドリード線をできるだけ太くする必要があります。
5.信号層のビアの近くに接地されたビアをいくつか配置して、信号に最も近いループを提供します。PCBボード上に多数の冗長グランドビアを配置することも可能です。もちろん、設計は柔軟である必要があります。前述のビアモデルは、各レイヤーにパッドがある場合です。場合によっては、一部のレイヤーのパッドを減らしたり、削除したりすることもできます。特にビアの密度が非常に高い場合, 銅層のループを分離する破断溝の形成につながる可能性があります.この問題を解決するために、ビアの位置を移動することに加えて、銅層上にビアを配置することも検討できます。パッドサイズが小さくなります。